- 相關(guān)推薦
利用FPGA實(shí)現(xiàn)MMC2107與SDRAM接口設(shè)計(jì)論文
在學(xué)習(xí)和工作的日常里，大家都接觸過論文吧，論文是進(jìn)行各個(gè)學(xué)術(shù)領(lǐng)域研究和描述學(xué)術(shù)研究成果的一種說理文章。相信很多朋友都對(duì)寫論文感到非常苦惱吧，以下是小編為大家整理的利用FPGA實(shí)現(xiàn)MMC2107與SDRAM接口設(shè)計(jì)論文，供大家參考借鑒，希望可以幫助到有需要的朋友。
摘要：介紹基于現(xiàn)場(chǎng)可編程門陣列（FPGA），利用VHDL語言設(shè)計(jì)實(shí)現(xiàn)MMC2107與SDRAM接口電路。文中包括MMC2107組成結(jié)構(gòu)、SDRAM存儲(chǔ)接口結(jié)構(gòu)和SDRAM控制狀態(tài)機(jī)的設(shè)計(jì)。
關(guān)鍵詞：現(xiàn)場(chǎng)可編程門陣列 SDRAM EBI VHDL 狀態(tài)機(jī) K4S560832A
引言：
在嵌入式系統(tǒng)中，微控制器中通常有一定容量的存儲(chǔ)器，用來存放程序和數(shù)據(jù)，但由于片內(nèi)存儲(chǔ)器受器件規(guī)模和生產(chǎn)成本的制約，其容量通常不能滿足用戶實(shí)際需求，還需要使用半導(dǎo)體存儲(chǔ)器件來擴(kuò)展存儲(chǔ)空間。如果采用SDRAM進(jìn)行存儲(chǔ)擴(kuò)展，可以大幅度地降低系統(tǒng)設(shè)計(jì)成本；但SDRAM控制時(shí)序比較復(fù)雜，給系統(tǒng)設(shè)計(jì)帶來很大困難。為了方便使用SDRAM，實(shí)現(xiàn)嵌入式系統(tǒng)中存儲(chǔ)的大容量擴(kuò)展，本文介紹一種新穎的解決方案：采用FPGA技術(shù)和VHDL語言，實(shí)現(xiàn)MMC2107微控制器與SDRAM的接口設(shè)計(jì)。
1、SDRAM內(nèi)部結(jié)構(gòu)
SDRAM是一種具有同步接口的高速動(dòng)態(tài)隨機(jī)存儲(chǔ)器。本文語選用的是三星公司生產(chǎn)的32M×8位SDRAM器件K4S560832A。K4S560832A存儲(chǔ)總?cè)萘?56M位，內(nèi)部分成4個(gè)全，每個(gè)體8M字節(jié)，內(nèi)部結(jié)構(gòu)如圖1所示。
K4S560832A為了能滿足各種系統(tǒng)的使用要求，提供了時(shí)鐘頻率、猝發(fā)長(zhǎng)度、延時(shí)節(jié)拍等可編程參數(shù)。在芯片上電后可以通過地址線A12～A0配置，芯片只有在完成配置后才能進(jìn)入正常工作狀態(tài)。在具體操作SDRAM時(shí)，首先，必須進(jìn)行初始化配置，即寫模式寄存器，以便確定DRAM列選延遲節(jié)拍數(shù)、猝發(fā)類型、猝發(fā)長(zhǎng)度等工作模式。然后通過ACT命令激活對(duì)應(yīng)地址的組，同時(shí)輸入行地址。最后，通過RD或WR命令輸入列地址，將相應(yīng)數(shù)據(jù)讀出或?qū)懭氲綄?duì)應(yīng)的地址。操作完成后，用相關(guān)命令中止讀或?qū)懖僮�。在沒有操作的時(shí)候，每64ms必須對(duì)所有存儲(chǔ)單元刷新一遍（8192行），防止數(shù)據(jù)丟失。
2、MMC2107組成結(jié)構(gòu)及外部總線接口
MMC2107是32位M-CORE系列MCU，是以M210microRISC核為CPU，最高系統(tǒng)時(shí)鐘可達(dá)33MHz；在MIPS。MMC2107是基于M210 CPU的、通用MCU系列中的第一個(gè)成員，具有很低的功耗；在主模式下，以最大系統(tǒng)時(shí)鐘運(yùn)行，并且片內(nèi)所有模塊全部處于運(yùn)行狀態(tài)時(shí)，最大的工作電流為200mA，特別適合于由電池供電的應(yīng)用場(chǎng)合。MMC2107的組成框圖如圖2所示。
從圖2可以看出，MMC2107片內(nèi)除了M210核以外，主要還有128KB Flash、8KB SRAM、外部總線接口、時(shí)鐘模塊、復(fù)位模塊、M-CORE到IPBUS之間的接口、中斷控制器模塊、8位邊沿端口葦、2個(gè)可編程間隔定時(shí)器（PIT1和PIT2）、看門狗定時(shí)器WDT、2個(gè)定時(shí)器模塊（TIM1和TIM2）、串行外圍接口SPI、2個(gè)串行通信接口（SCI1和SCI2）、ADC模塊、多個(gè)通用的輸入/輸出信號(hào)、TAP控制器等功能及模塊。
MMC2107在主模式和仿真模式下，支持MCORE訪問外部的存儲(chǔ)器或設(shè)備。這時(shí)，M-CORE的本地總線（內(nèi)部總線）擴(kuò)展到片外，由外部總線接口（EBI）負(fù)責(zé)控制M-CORE局部總線和外地址空間之間的信息傳送。EBI有23位地址總線A[22:0]和4個(gè)片選信號(hào)CS[3:0]，使M-CORE的外部存儲(chǔ)存儲(chǔ)器地址空間可達(dá)32MB。EBI的數(shù)據(jù)傳送寬度可以是32位的，也可以是16位的，可以由片選模塊按4個(gè)片選通道分別予以設(shè)定，即片選通道0～3可各自編程選定。為了便于與各種速度的外設(shè)備相。
3、拓展：FPGA簡(jiǎn)介和基本結(jié)構(gòu)
1.FPGA設(shè)計(jì)不是簡(jiǎn)單的芯片研究，主要是利用 FPGA 的模式進(jìn)行其他行業(yè)產(chǎn)品的設(shè)計(jì)。 與 ASIC 不同，F(xiàn)PGA在通信行業(yè)的應(yīng)用比較廣泛。通過對(duì)全球FPGA產(chǎn)品市場(chǎng)以及相關(guān)供應(yīng)商的分析，結(jié)合當(dāng)前我國的實(shí)際情況以及國內(nèi)領(lǐng)先的FPGA產(chǎn)品可以發(fā)現(xiàn)相關(guān)技術(shù)在未來的發(fā)展方向，對(duì)我國科技水平的全面提高具有非常重要的推動(dòng)作用。
與傳統(tǒng)模式的芯片設(shè)計(jì)進(jìn)行對(duì)比，F(xiàn)PGA 芯片并非單純局限于研究以及設(shè)計(jì)芯片，而是針對(duì)較多領(lǐng)域產(chǎn)品都能借助特定芯片模型予以優(yōu)化設(shè)計(jì)。從芯片器件的角度講，F(xiàn)PGA 本身構(gòu)成 了半定制電路中的典型集成電路，其中含有數(shù)字管理模塊、內(nèi)嵌式單元、輸出單元以及輸入單元等。在此基礎(chǔ)上，關(guān)于FPGA芯片有必要全面著眼于綜合性的芯片優(yōu)化設(shè)計(jì)，通過改進(jìn)當(dāng)前的芯片設(shè)計(jì)來增設(shè)全新的芯片功能，據(jù)此實(shí)現(xiàn)了芯片整體構(gòu)造的簡(jiǎn)化與性能提升。
2.FPGA 器件屬于專用集成電路中的一種半定制電路，是可編程的邏輯列陣，能夠有效的解決原有的器件門電路數(shù)較少的問題。FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊，數(shù)字時(shí)鐘管理模塊，嵌入式塊RAM，布線資源，內(nèi)嵌專用硬核，底層內(nèi)嵌功能單元。由于FPGA具有布線資源豐富，可重復(fù)編程和集成度高，投資較低的特點(diǎn)，在數(shù)字電路設(shè)計(jì)領(lǐng)域得到了廣泛的應(yīng)用。FPGA的設(shè)計(jì)流程包括算法設(shè)計(jì)、代碼仿真以及設(shè)計(jì)、板機(jī)調(diào)試，設(shè)計(jì)者以及實(shí)際需求建立算法架構(gòu)，利用EDA建立設(shè)計(jì)方案或HD編寫設(shè)計(jì)代碼，通過代碼仿真保證設(shè)計(jì)方案符合實(shí)際要求，最后進(jìn)行板級(jí)調(diào)試，利用配置電路將相關(guān)文件下載至FPGA芯片中，驗(yàn)證實(shí)際運(yùn)行效果。
【利用FPGA實(shí)現(xiàn)MMC2107與SDRAM接口設(shè)計(jì)論文】相關(guān)文章：
齒輪五桿機(jī)構(gòu)實(shí)現(xiàn)預(yù)定軌跡設(shè)計(jì)方法的研究分析論文12-07
利用飼草資源發(fā)展畜牧產(chǎn)業(yè)的方法論文12-11
VI設(shè)計(jì)論文09-18
綠色設(shè)計(jì)論文08-15
最新關(guān)于如何實(shí)現(xiàn)人生價(jià)值的思修論文03-09
藝術(shù)設(shè)計(jì)論文08-07
設(shè)計(jì)概論論文范文09-29